以太网GigEpack

先进的千兆位以太网,可完全接入微芯片的新产品组合GigEpack是一个完整的59千兆以太网芯片组合,具有高级功能。

嵌入式调制解调器

支持直接在板上运行的定制MicroPython应用,开发人员将其集成到现有设计中,即时实现蜂窝集成无需进行全面的重新设计。

AVX柱式超级电容器的解决方案

巧妙地融合了极高电容与极低ESR,具有出色的脉冲功率处理特性。 该电容器既可单独使用,也可与一次或二次电池结合使用。

一文看懂ECL/PECL/LVPECL信号的相同与不同

2017-03-29 [责任编辑:susan]
分享到:
5分
【导读】ECL电路(即发射极耦合逻辑电路Emitter-Couple Logic)是一种非饱和型的数字逻辑电路,电路内晶体管工作在线性区或截止区,速度不受少数载流子的存储时间的限制,所以它是现有各种逻辑电路中速度最快的一种, 能满足高达10Gbps工作速率。最先由Motorola公司提出ECL标准。ECL 的主要分类如下。

PECL VCC=5.0V,VEE=0.0V
LVPECL VCC =3.3V,VEE =0.0V
VCC =2.5V,VEE =0.0V
NECL VCC =0.0V,VEE =-5.2V
LVNECL VCC=0.0V,VEE =-3.3V
VCC =0.0V,VEE =-2.5V
 
PECL即Positive Emitter-Couple Logic,也就是正发射极耦合逻辑的意思,使用5.0V电源。PECL 是由ECL 演变而来的,ECL 即Emitter-Couple Logic,也就是发射极耦合逻辑。ECL 有两个供电电压VCC和VEE。当VEE接地时,VCC 接正电压时,这时的逻辑称为PECL;当VCC 接地时,VEE接负电压时,这时的逻辑成为NECL,VEE一般接-5.2V电源;一般狭义的ECL 就是指NECL。由于PECL/LVPECL可以和系统内其他电路共用一个正电源供电,所以PECL/ LVPECL相对于ECL应用更为广泛。起初的PECL器件是将VCC接+5V,后来为了直接利用广泛使用的3.3V和2.5V电压,出现了VCC=3.3V/2.5V的LVPECL(Low Voltage PECL)。
 
PECL/LVPECL电路结构
 
PECL 的输入是一个具有高输入阻抗的差分对,该差分对的共模电压需要偏置到VBB =VCC-1.3V,这样允许的输入信号电平动态最大。对于不同芯片的输入级,信号允许的共模电平可能会有些差异,请参考相应的datasheet。有部分芯片在内部已经集成了偏置电路,使用时直接连接即可,有的芯片没有加,使用时需要在芯片外部加直流偏置。
 
 
PECL的标准输出负载是串联50ohm至VCC-2V的电平上,在这种负载条件下,OUT+与OUT-的共模电压是VBB=VCC-1.3V,OUT+/OUT-的输出的平均电流为14mA。
 
 
ECL电路优缺点
 
1、ECL 逻辑的优点:
 
1)扇出能力强。ECL输出阻抗低(6~8ohm),输出阻抗高(通常为10kohm),所以扇出系数很高。
2)噪声低,对电源要求低。ECL/PECL器件对电源电压的同步变化是不太敏感的,因此可以在ECL某些应用中相对地放松对电源波纹、偏差和分配的要求。有时允许电路的电源电压范ECL围可宽至10%。由于差分电路两臂交替工作,电路工作时电源电流基本上恒定(不随逻辑状态变化而变化,也不随工作频率增加而增加),因此可以考虑放宽对电源内阻的要求。
3)速度快。晶体管工作时不进入饱和状态,只工作在线性区和截止区,没有少数载流子的存储现象,开关时间大为缩短;集电结电容大大减小,RC时间常数也相应减小,电路的传输延迟时间就很短;电路的逻辑电平摆幅小(单端小于850mV),在动态转换过程中各个结上的电压变化对结电容(包括寄生电容)的充放电时间很短。
 
2、ECL 逻辑的缺点:
 
1)ECL的缺点也很明显,那就是功耗大。可以说,ECL 的高速性能是用高功耗为代价换来的。
 
ECL信号互连
 
ECL逻辑的高低电平之差一般为800mV,其中心参考电平(共模电压)VBB根据VCC变化,一般为VCC-1.3V。因此,PECL的电平随VCC的不同而不同。如:
 
PECL:
VBB=5V-1.3V=3.7V,VOH=4.1V,VOL=3.3V;
 
LVPECL:
VBB=3.3V-1.3V=2V,VOH=2.4V,VOL=1.6V;
VBB=2.5V-1.3V=1.2V,VOH=1.6V,VOL=0.8V;
 
NECL:(VEE =-5V、-3.3V、-2.5V;VCC=0V),
VBB =0V-1.3V= -1.3V,VOH = -0.9V,VOL =-1.7V。
 
当然,以上的直流特性只是对一般而言,实际上到具体的器件上还是会稍有不同,同一器件的输入和输出也不一样。在设计的时候,都应该参考相应器件的datasheet来获得其准确的电气特征。
 
关于直流特性,还有很重要的一点就是两个ECL器件之间的接口匹配,也就是说,我们要特别关注Driver的输出是否在Receiver的输入的容差范围之内。我们称这个容差范围为“接收窗口”。如果Driver的输出没有落在这个接收窗口之内,就有可能造成接收端的误判,从而造成设计上的失败。
 
因此看两个ECL器件是否能够互连,对于Driver,只要是从DATASHEET中得到其输出高电平VOH和输出低电平的VOL的范围;对于Receiver,只要看其关于接收窗口的一些指标,分两种情况。
 
1、单端信号
 
如果ECL用作单端信号的话(这种情况并不多见),互连分析得方法与LVTTTL,COMS等单端信号的方法类似。
 
需要关注的是输入高电平VIH和输入低电平VIL的最大和最小值,VIH的最大和最小值构成了VIH的接收窗口,VIL的最大和最小值构成了VIL的接收窗口。如下图:

 
 
当Driver的VOH范围全部落入Receiver的VIH窗口之内,Driver的VOL范围全部落入Receiver的VIL窗口之内时,可以保证Receiver可以正确接收Driver的输出,否则会有潜在的互连不正确甚至损坏器件的可能。
 
2、差分信号
 
对于差分信号,要关注的指标是输入共模电平VCM和差分信号VDIFF范围。
如某器件的某输入口工作在LVPECL模式下。其指标如下(AVDDH=2.5V):
 
 
那么其接收窗口如下图所示,图中标出了共模电压为最大或者最小时,其允许的最大单端电压。
 
 
只要落在这个范围内的差分信号,即同时满足:
1.输出|VDIFF|大于300mV;
2.输出共模信号VBB位于400 mV到2000mV之间;
3.输出的单端信号不能超过VCC或者VEE;
 
满足以上条件的差分信号都可以被正确接收。可以注意到,如果共模信号被端接到VBB =VCC-1.3V,接受窗口最大。
 
由上可见,差分信号有比单端信号宽得多的接收窗口,这也是高速应用中差分信号被普遍采用的原因之一。
关键字:数字逻辑电路 差分信号 
本文链接:http://www.cntronics.com/rf-art/80032396
分享到:
推荐给同仁
1
0
查看全部评论
有人回复时发邮件通知我

关于我们 | About Us | 联系我们 | 隐私政策 | 版权申明 | 投稿信箱

反馈建议:editor@eecnt.com     客服电话:0755-26727371

Copyright © WWW.CNTRONICS.COM  All Rights Reserved 深圳市中电网络技术有限公司 版权所有   粤ICP备10202284号-1 未经书面许可,不得转载本网站内容。